User Guide

KV-AD9854 用户手册

信号发生器模块

用户手册

修订历史：

版本	日期	原因
V1.0	2015/11/08	第一次发布
V2.0	2016/11/15	板材沉金，更换图片，以前图片标号有误

目录

目录 1
1. 特性参数 1
1.1 基本特性 1
1.2 芯片特性 1
1.3 芯片详情 2
2.使用说明 3
2.1 模块功能示意图 3
2.2 模块使用 4
2.2.1 模块接线图 4
2.2.2 模块使用方法 7
2.2.3 模块测试图 9
3.应用建议 17
4.其他 17

1. 特性参数

1.1 基本特性

模块名称：AD9854高速DDS模块

模块尺寸：85mm * 66mm

模块供电：7~9V

模块驱动电流：600mA左右

模块带宽：150MHz（两路加120MHz低通滤波器）

模块输出波形：正弦波，方波

模块频率最小步进：1Hz

模块默认接口：并行可编程接口

模块最大输出幅值：500mVPP左右（正弦波，可调，频率越高，最大输出电压越低）；
4.5VPP左右（方波，不可调）

模块发货清单：实物模块+PDF原理图+STM32F103驱动程序+售后技术支持

1.2 芯片特性

300 MHz 内部时钟速率

FSK、BPSK、PSK、线性调频、AM 操作

两个集成式 12 位数模转换器(DAC)

超高速比较器，均方根抖动：3 ps

出色的动态性能：80 dB SFDR (100 MHz ± 1 MHz AOUT)

4×至 20×可编程基准时钟乘法器

两个 48 位可编程频率寄存器

两个 14 位可编程相位偏移寄存器

12 位可编程振幅调制和开关输出形键控功能

单引脚 FSK 和 BPSK 数据接口

通过输入/输出接口提供 PSK 功能

线性或非线性 FM 线性调频功能，具有单引脚频率保持功能

1.3 芯片详情

AD9854 数字频率合成器是一款高度集成的器件，采用先进的 DDS 技术，内置两个高速、高性能正交 DAC，共同构成一个数字可编程 I 与 Q 频率合成器。以精密时钟源作为基准时，AD9854 能产生高度稳定的频率-相位、振幅可编程正弦和余弦输出，可用作通信、雷达和其它许多应用中的捷变 LO。创新型高速 DDS 内核可提供 48 位频率分辨率（使用 300 MHz SYSCLK 时，调谐分辨率为 1 μHz）。保持 17 位则可确保该器件具有出色的无杂散动态范围(SFDR)。

AD9854 的电路架构允许产生频率最高达 150 MHz 的同步正交输出信号，该输出信号能以最高每秒 1 亿新频率的速率进行数字式调谐。内部比较器可以将（经过外部滤波的）正弦波输出转换为方波，用于捷变时钟发生器应用。该器件提供两个 14 位相位寄存器和一个单引脚用于 BPSK 操作。

针对更高阶 PSK 操作，利用 I/O 接口可以实现相位变化。12 位 I 与 Q DAC 与创新的 DDS 架构配合，可提供出色的宽带和窄带输出无杂散动态范围(SFDR)。如果不需要正交功能，也可以将 Q DAC 配置为用户可编程控制 DAC。配置比较器时，12 位控制 DAC 还有助于在高速时钟发生器应用中控制静态占空比。

两个 12 位数字乘法器可以对正交输出进行可编程振幅调制、开关输出形键控和精密振幅控制。该器件还具有线性调频(Chirp)功能，便于宽带宽扫频应用。AD9854 具有可编程 4×至 20× REFCLK 乘法器电路，可以利用频率较低的外部基准时钟在内部产生 300 MHz 系统时钟，这样用户实现 300 MHz 系统时钟源时，既节省了费用，又解决了难题。

单端或差分输入也能直接处理 300 MHz 时钟速率。该器件支持单引脚、传统 FSK 和频谱质量增强的频率渐变 FSK。AD9854 利用先进的 0.35 μm CMOS 技术实现这一高级功能，同时采用 3.3 V 单电源供电。

AD9854 与单音频率合成器 AD9852 引脚兼容，额定温度范围为−40° C 至+85° C 工业温度范围。

2. 使用说明

2.1 模块功能示意图



1.如需使用 FSK 输出，需要将模块背部的 SB3 焊接上。

2.通道 1 和通道 4 为低通滤波器输出。通道 2 和通道 3 为直接输出。

3.模块默认使用板载晶振，如需使用外部时钟，可将跳线帽换到另外一边，外部时钟从 CLK-IN 输入。

2.2 模块使用

2.2.1 模块接线图



注：模块上 WR 丝印为 WD